在一颗指甲盖大小的芯片上，集成着数以百亿计的晶体管，而这些精密结构的成型，离不开一道核心工艺 —— 蚀刻。如果说光刻是在硅片上 "画图纸"，那么蚀刻就是按照图纸把多余材料 "雕刻" 掉，真正赋予芯片三维结构的关键工序。

半导体制造的基本逻辑是 "沉积 - 光刻 - 蚀刻" 的循环往复。先在硅片上沉积一层材料（二氧化硅、氮化硅、多晶硅或金属），再通过光刻胶定义出图形，最后用蚀刻去除未被保护的区域。一颗先进芯片从空白硅片到成品，往往要经历上百次蚀刻循环，其频次甚至超过光刻，是产线上最繁忙的工艺模块之一。

蚀刻的质量直接决定芯片的性能和良率。刻蚀不足会导致图形残留、短路；刻蚀过度则可能损伤下层材料、造成断路。侧壁是否垂直、尺寸是否精准、选择比是否达标，每一个参数都关乎最终器件的电学特性。

现代芯片制造几乎全部采用干法蚀刻，即利用等离子体中的活性粒子去除材料。等离子体被称为 "物质第四态"，在高频电场作用下，工艺气体（如 CF₄、Cl₂、HBr 等）被电离为离子、电子和自由基。这些活性粒子一方面与材料发生化学反应生成挥发性产物，另一方面通过离子的物理轰击实现方向性去除。

干法蚀刻最核心的优势是各向异性—— 能够实现近乎垂直的侧壁刻蚀，这对于制作高纵深比的接触孔、沟槽和 FinFET 鳍片结构至关重要。根据刻蚀对象不同，干法蚀刻又分为硅刻蚀、介质刻蚀和金属刻蚀三大类，分别使用不同的气体配方和设备配置。

近年来，深反应离子刻蚀（DRIE）通过 "刻蚀 - 钝化" 交替循环的博世工艺，能够实现深达数百微米、侧壁接近垂直的结构，广泛应用于 MEMS 和先进封装。而面向 3nm 以下节点，原子层刻蚀（ALE）正逐步走向量产，它通过自限制的表面反应，实现单原子层级别的精度控制。

尽管干法蚀刻占据主流，湿法蚀刻仍有其不可替代的价值。它利用液态化学试剂（如氢氟酸缓冲液 BOE、王水等）通过纯化学反应去除材料，具有选择比极高、无等离子体损伤、设备成本低的特点。在晶圆清洗、氧化层去除、牺牲层释放等环节，湿法蚀刻依然是首选方案。

长期以来，高端蚀刻机市场被应用材料、泛林半导体、东京电子等国际巨头垄断。近年来，中微公司的介质刻蚀机已进入 5nm 产线，北方华创的硅刻蚀机也在多个节点实现突破。蚀刻设备的国产化，正在成为中国半导体产业链自主可控的关键一环。

从微米级到纳米级，从各向同性到原子层精度，蚀刻工艺的每一次进步，都在推动芯片集成度的跃升。它是真正的 "微观雕刻师"，在看不见的尺度上，塑造着整个数字世界的硬件基石。